时序逻辑电路的输出端取数如有问题，会产生（）

2024-01-17 07:30:21
维修电工（高级）测试卷子---城南花已开

时序逻辑电路的输出端取数如有问题，会产生（）

A.时钟脉冲混乱

B.置数端无效

C.清零端无效

D.计数模错误

正确答案是D

上一篇：对于JK触发器，当JK为（）时，触发器处于置0状态。

下一篇：时序逻辑电路的清零端有效，则电路为（）状态。