高压并联电抗器配置独立的电流互感器，主电抗器首端、末端电流互感器共用一个MU。