在一个Verilog HDL描述的模块中,若有多个always块,则这些always块应按照怎样的顺序执行?