如图2—6和图2—7所示为一个采样保持电路及其输入、输出波形,同时有AV1·

如图2—6和图2—7所示为一个采样保持电路及其输入、输出波形,同时有AV1·

当系统发出采样控制信号时,开关驱动电路迅速动作。在t=t0时刻,开关S闭合,电容CH被迅速充电,由于AV1·AV2=1,故VO=ViO在t0~t1时间间隔内是采样阶段,即CH充电阶段。在t=t1时刻,采样结束,开关S断开。由于A2的输入阻抗很大,而且开关S为理想开关,这样电容CH没有放电回路,其两端电压保持不变,由它维持VO不变。图中t1~t2的平坦阶段即为保持阶段。